Bienvenido a este proyecto
Este artículo da comienzo a una serie de publicaciones que irán mostrando los avances del último proyecto que me he propuesto realizar, se trata de implementar en FPGA un core que replique el funcionamiento de la máquina arcade Paracaidista, cuyo prototipo fue desarrollado durante 1979 en Viladecans, Barcelona, por tres ingenieros en Telecomunicaciones: Javier Valero, Josep Quinglés y Pere Quetglas. La motivación de implicarme en este proyecto surge a raíz de ver el documental “Píxel a Píxel: Crónicas del Videojuego Español” dirigido por Ángel Tirado, donde aparece una máquina funcional de este juego arcade restaurada gracias a la asociación A.R.C.A.D.E.
La cuestión es que también fueron publicados los esquemas de diseño del hardware y el código fuente del juego disponible en ensamblador del 8085. A partir de aquí inicio un labor de investigación y recopilación de documentos. No existen muchos sistemas arcades basados en este procesador y por lo tanto la primera tarea es buscar implementaciones de este procesador que puedan ser sintetizadas en FPGA y que por supuesto repliquen totalmente su funcionamiento.
Por otro lado se ha procedido a extraer el código publicado en un documento PDF a un formato que pueda ser editado. Además se han instalado varias herramientas de desarrollo para poder obtener el código máquina una vez ha sido ensamblado a partir del código fuente.
La siguiente tarea es analizar los esquemáticos disponibles para ver que los circuitos integrados principales necesarios para este sistema:
- Oscilador de 6,553 MHz.
- CPU 8085 funcionando a 3,2765 MHz.
- μPD5101 256x4bits SRAM.
- M8155 2048-Bit MOS SRAM con puertos de E/S y temporizador.
- M8257 controlador DMA programable.
- TI 2708 1024x8bits EPROM.
- μPD2114 1024x4bits SRAM.
- M8212 8-Bit Input/Output port.
- M8216 4-Bit driver de bus bidireccional paralelo.
- 4066 Quad Analog Switch/Quad Multiplexer.
- LM555xN Timer
- Diversos integrados TTL serie 74: LS257, LS393, LS138, LS154, LS165,…
Deja una respuesta